## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-084217

(43) Date of publication of application: 30.03.2001

(51)Int.CI.

G06F 13/28

(21)Application number: 11-261016

(71)Applicant: TOSHIBA MICROELECTRONICS

CORP

**TOSHIBA CORP** 

(22)Date of filing:

14.09.1999


(72)Inventor: ISHIDA SATOMI

#### (54) DMA CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a DMA(direct memory access) circuit capable of accomplishing miniaturization of a configuration and the reduction of a transfer time.

SOLUTION: This circuit is provided with an address counter 42, a transfer source address storage area 31 for memory 3, a transfer destination address setting register 47 and an event counter 48. A plurality of pieces of data for a register group 2 are subjected to DMA transfer to the memory 3 by one DMA channel and a once DMA transfer start.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-84217 (P2001-84217A)

(43)公開日 平成13年3月30日(2001,3,30)

(51) Int.Cl.7

識別記号 3 1 0

FΙ

テーマコート\*(参考)

G06F 13/28

G06F 13/28

310H 5B061

## 審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平11-261016

(22)出顧日

平成11年9月14日(1999.9.14)

(71)出顧人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 石田 さとみ

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(74)代理人 100083806

弁理士 三好 秀和 (外7名)


Fターム(参考) 5B061 BA03 DD01 DD06 RR05

#### (54) 【発明の名称】 DMA (ダイレクトメモリアクセス) 回路

#### (57) 【要約】

【課題】 この発明は、構成の小型化ならびに転送時間 の短縮化を達成し得るDMA回路を提供することを課題 とする。

【解決手段】 この発明は、アドレスカウンタ42、メ モリ3の転送元アドレス格納領域31、転送元アドレス 設定レジスタ46、転送先アドレス設定レジスタ47、 イベントカウンタ48を備えて、1つのDMAチャネル ならびに1度のDMA転送起動によりレジスタ群2の複 数のデータをメモリ3にDMA転送するように構成され る。



1

#### 【特許請求の範囲】

【請求項1】 CPUを介することなく転送元のデータを転送先にデータバスを介して転送制御するDMA (ダイレクトメモリアクセス) 回路において、

DMA転送におけるデータの転送先となり、複数の転送元のアドレスを格納する転送元アドレス格納領域が設けられ、この領域に複数の転送元のアドレスが格納されたメモリと、

前記メモリに格納された転送元のアドレスの先頭のアドレスが格納された前記メモリのアドレスが設定された転 10 送元アドレス設定レジスタと、

転送先の先頭アドレスが設定された転送先アドレス設定 レジスタと、

転送元のデータ数に応じてDMA転送の回数が設定され、1つのデータのDMA転送が終了する毎に更新されるイベントカウンタと、

前記転送元アドレス設定レジスタに設定されたアドレスが初期値として設定され、1つのデータのDMA転送が終了する毎に更新され、前記メモリの転送元アドレスが格納されたアドレスを順次指定するカウンタとを有する 20 ことを特徴とするDMA回路。

【請求項2】 CPUを介することなく転送元のデータ を転送先にデータバスを介して転送制御するDMA (ダ イレクトメモリアクセス)回路において、

複数の転送元のアドレスが格納された複数の転送元アドレス格納レジスタと、

前記転送元アドレス格納レジスタの先頭のレジスタのアドレスが設定された転送元アドレス設定レジスタと、 転送先の先頭アドレスが設定された転送先アドレス設定 レジスタと、

転送元のデータ数に応じてDMA転送の回数が設定され、1つのデータのDMA転送が終了する毎に更新されるイベントカウンタと、

前記転送元アドレス設定レジスタに設定されたアドレスが初期値として設定され、1つのデータのDMA転送が終了する毎に更新され、前記複数の転送元アドレス格納レジスタを順次指定するカウンタとを有することを特徴とするDMA回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPUを介することなくレジスタとメモリ間でデータ転送を行うDMA(ダイレクトメモリアクセス)回路に関する。

[0002]

【従来の技術】従来のDMA転送の構成を図3に示す。 【0003】図3において、従来のDMA転送では、C PU101を介することなく、データの転送元となるレ ジスタ群の4つのレジスタ102-1~102-4とデータ の転送先となるメモリ103間でデータバス105を介 してデータ転送が行われる。このようなデータ転送にお50 2

いて、DMA設定レジスタ106内の転送元アドレス設定レジスタ107- $l\sim107-4$ と転送先アドレス設定レジスタ108- $l\sim108-4$ のレジスタ対でレジスタ102のアドレスと転送先のメモリ103のアドレスをそれぞれ設定していた。

【0004】このような構成において、データの転送元を設定するための1つの転送元アドレス設定レジスタ107では、1つのレジスタ102-1のデータと同時に他のレジスタ102-2~102-4のデータを転送する場合には、転送元のレジスタの数だけDMAチャネル(転送元、転送先を指定する構成)が必要であり、転送元/転送先アドレス設定レジスタ107、108も同数必要であった。

【0005】すなわち、レジスタ102-lのデータをD MA転送するためには、転送元アドレス設定レジスタ1 07-1でレジスタ102-1のアドレスを指定し、転送先 アドレス設定レジスタ108-1で転送(保存)する領域 を指定する。同様に、レジスタ102-2のデータをDM A転送するためには、転送元アドレス設定レジスタ10 7-2でレジスタ102-2のアドレスを指定し、転送先ア ドレス設定レジスタ108-2で転送(保存)する領域を 指定する。レジスタ102-3のデータをDMA転送する ためには、転送元アドレス設定レジスタ107-3でレジ スタ102-3のアドレスを指定し、転送先アドレス設定 レジスタ108-3で転送(保存)する領域を指定する。 レジスタ102-4のデータをDMA転送するためには、 転送元アドレス設定レジスタ107-4でレジスタ102 -4のアドレスを指定し、転送先アドレス設定レジスタ1 08-4で転送(保存)する領域を指定する。

【0006】このように、4つの転运元のデータをDM A転送するためには、4組の転送元、転送先アドレス設定レジスタ107、108が必要であり、かつそれぞれのデータ転送毎にDMA転送を起動しなければならなかった。しかし、1つのDMAチャネルしか持たない場合に複数のレジスタからメモリにデータを転送する場合には、DMA転送の度に転送元/転送先アドレス設定レジスタの内容を書き換えてDMA転送を行うか、あるよりは、DMA転送を使用せずにCPU101がソフトウェアによりレジスタの各データをメモリ103に転送しなければならなかった。このように1つのレジスタのデータはならなかった。このように1つのレジスタのデータの転送を行う場合には、DMAチャネルを必要数用意するか、又はCPU101がデータ転送を行うためのソフトウェアを作成しなくてはならなかった。

[0007]

30

【発明が解決しようとする課題】以上説明したように、 従来のDMA転送において、転送元となる複数のレジス タのデータをメモリにDMA転送する場合は、転送する データと同数のDMAチャネルが必要になっていた。こ

のため、DMAチャネルとなる例えばレジスタの数が増 加し、構成の大型化を招くといった不具合を招いてい た。また、上記DMA転送では、それぞれのデータの転 送毎にDMA転送を起動しなければならなかった。この ため、DMA転送に時間がかかるといった不具合も招い

【0008】そこで、この発明は、上記に鑑みてなされ たものであり、その目的とするところは、構成の小型化 ならびに転送時間の短縮化を達成し得るDMA回路を提 供することにある。

#### [0009]

【課題を解決するための手段】上記目的を達成するため に、課題を解決する第1の手段は、CPUを介すること なく転送元のデータを転送先にデータバスを介して転送 制御するDMA(ダイレクトメモリアクセス)回路にお いて、DMA転送におけるデータの転送先となり、複数 の転送元のアドレスを格納する転送元アドレス格納領域 が設けられ、この領域に複数の転送元のアドレスが格納 されたメモリと、前記メモリに格納された転送元のアド レスの先頭のアドレスが格納された前記メモリのアドレ 20 スが設定された転送元アドレス設定レジスタと、転送先 の先頭アドレスが設定された転送先アドレス設定レジス タと、転送元のデータ数に応じてDMA転送の回数が設 定され、1つのデータのDMA転送が終了する毎に更新 されるイベントカウンタと、前記転送元アドレス設定レ ジスタに設定されたアドレスが初期値として設定され、 1つのデータのDMA転送が終了する毎に更新され、前 記メモリの転送元アドレスが格納されたアドレスを順次 指定するカウンタとを有することを特徴とする。

【0010】第2の手段は、CPUを介することなく転 30 送元のデータを転送先にデータバスを介して転送制御す るDMA(ダイレクトメモリアクセス)回路において、 複数の転送元のアドレスが格納された複数の転送元アド レス格納レジスタと、前記転送元アドレス格納レジスタ の先頭のレジスタのアドレスが設定された転送元アドレ ス設定レジスタと、転送先の先頭アドレスが設定された 転送先アドレス設定レジスタと、転送元のデータ数に応 じてDMA転送の回数が設定され、1つのデータのDM A転送が終了する毎に更新されるイベントカウンタと、 前記転送元アドレス設定レジスタに設定されたアドレス 40 が初期値として設定され、1つのデータのDMA転送が 終了する毎に更新され、前記複数の転送元アドレス格納 レジスタを順次指定するカウンタとを有することを特徴 とする。

### [0011]

【発明の実施の形態】以下、図面を用いてこの発明の実 施形態を説明する。

【0012】図1はこの発明の一実施形態に係るDMA 回路を含むDMA転送に係わる構成を示す図である。図

と、DMA転送におけるデータ転送元となるレジスタ群 2と、DMA転送のデータ転送先となるメモリ (RA M) 3と、DMA転送を実行制御するDMAプロック4 と、アドレスバス5、データバス6を備え、DMAプロ ック4は、DMA転送におけるデータの転送元、転送先 を設定するレジスタを含むDMA設定レジスタ41と、 転送元アドレス格納領域用のアドレスカウンタ42と、 データをアドレスに変換するデータアドレス変換回路 4 3と、テンポラリレジスタ44と、テンポラリレジスタ 44にread/writeコントロール信号を供給するタイミ ング生成回路45とを備えて構成されている。

【0013】レジスタ群2は、転送元のデータを格納し ており、例えばアドレス\$02h、\$10h、\$23 h、\$101hで指定されるレジスタに保持されたデー タを転送元のデータとし、アドレスバス5から与えられ たアドレスにより指定され、指定されたレジスタからデ ータバス5に読み出されたデータはデータバス5を介し てテンポラリレジスタ44にに与えられる。

【0014】メモリ3は、カウンタ42によりアドレス が指定されてレジスタ群2の転送データを指定するアド レス (02h、10h、23h、101h) が格納され た転送元アドレス格納領域31と、DMA転送されたデ ータの格納領域32 (アドレス2000h~) を備えて いる。この転送元アドレス格納領域31の例えばアドレ ス1000hにはアドレス02hが格納され、アドレス 1001hにはアドレス10hが格納され、アドレス1 002hにはアドレス23hが格納され、アドレス10 03hにはアドレス101hが格納されている。

【0015】アドレスカウンタ42は、初期値をインク リメントすることにより転送元アドレス格納領域31の アドレスを指定する。したがって、このアドレスカウン タ42の初期値としては転送元アドレス格納領域31の 先頭アドレスの1000hがセットされる。

【0016】DMA設定レジスタ41は、メモリ3の転 送元アドレス格納領域31の先頭のアドレスとなりカウ ンタ42に初期値としてセットされるアドレス(この実 施形態ではアドレス1000h)が設定される転送元ア ドレス設定レジスタ46と、DMA転送におけるデータ の転送先のメモリ3の先頭アドレスが設定されてインク リメント機能を有する転送先アドレス設定レジスタ47 と、DMA転送の回数が設定されるイベントカウンタ4 8と、DMA転送が起動されるとCPU1からデータバ ス6ならびにアドレスバス5を解放するCPUHALT 信号を CPU1に与えるDMAコントロールレジスタ49とを 備えて構成され、DMA設定レジスタ41は複数組用意 されている。

【0017】このように、DMA設定レジスタ41の転 送元アドレス設定レジスタ46、転送先アドレス設定レ ジスタ47、イベントカウンタ48、DMAコントロー 1において、この実施形態のDMA転送では、CPU1 50 ルレジスタ49と、アドレスカウンタ42と、データア 5

ドレス変換回路43と、テンポラリレジスタ44を備えることにより、1つの転送元アドレス設定レジスタへの設定で複数のレジスタのデータがDMA転送可能となる。

【0018】メモリ3の転送元アドレス格納領域31にはレジスタ群2の任意のアドレス(この実施形態では02h、10h、23h、101h)をデータとして格納しておく。レジスタ群2のアドレスは連続したアドレスでなくともよい。この時、転送したいレジスタ(データ)は転送元アドレス格納領域31の容量分設定できる。転送元アドレス設定レジスタ46には転送元アドレス格納領域31の先頭アドレスを設定する。イベントカウンタ48には、DMA転送の回数をセットする。この実施例では、アドレス1000hに02hを書き込む。DMAコントロールレジスタ49からDMA起動がかかると、CPUHALT 信号がCPU1に出力される。これにより、CPU1とアドレスバス5、データバス6が切り離される。

【0019】以下、DMA転送の動作を説明する。

【0020】先ず、転送元アドレス設定レジスタ46の 20 値がアドレスカウンタ42にセットされて、アドレスカ\*

アドレスバス データバス 1000h 02h 02h 02hのデータ 2000h 02hのデータ

この実施形態では、1つのDMAチャネル(転送元アドレス設定レジスタと転送先アドレス設定レジスタ)ならびに1回のDMA転送起動で複数のレジスタのデータをDMA転送することができる。これにより、構成の小型化ならびに転送時間の短縮化を図ることが可能となる。また、DMA転送を行うにあたって、メモリ3内の転送元アドレス格納領域31のデータを読み出す必要があるため3サイクル必要であるが、転送元アドレス格納領域31への設定はメモリの容量の範囲である程度自由に設定することができる。

【0022】図2はこの発明の他の実施形態に係るDMA回路を含むDMA転送に関する構成を示す図である。図2において、この実施形態の特徴とするところは、図1に示す実施形態に比べて、データアドレス変換回路43とテンポラリレジスタ44を削除し、図1に示すメモ40リ3内の転送元アドレス格納領域31に代えて、レジスタ群2のアドレスを格納する複数の転送元アドレス格納レジスタ(Regl~)8と、図1に示すアドレスカウンタ4に代えて転送元アドレス格納レジスタ8を順次指定するカウンタ9を備え、他の構成は図1に示す構成と同様である。

【0023】このように、転送元アドレス設定レジスタ46、インクリメント機能を有する転送先アドレス設定レジスタ47、イベントカウンタ48、転送元アドレス格納レジスタ8、カウンタ9を持つことによって一度の50

6

\*ウンタ42の値がアドレスバス5に出力される(図1の 矢印(I) )。アドレスカウンタ42によって示されたメ モリ3のアドレス1000hのデータ02hがデータバ ス6を介してデータアドレス変換回路43に入力される (図1の矢印(2))。データバス6からデータアドレス 変換回路43に入力されたデータはアドレスとしてアド レスバス5に出力される(図1の矢印(3))。アドレス バス5が示すアドレス02hのデータがテンポラリレジ スタ44にタイミング生成回路45から出力されるread /write コントロール信号のタイミングにしたがって格 納される(図1の矢印(4))。転送先アドレス設定レジ スタ47の値がアドレスバス5に出力される。(図1の 矢印(5))。テンポラリレジスタ44のデータがタイミ ング生成回路45からの信号のタイミングでメモリ3の 2000hに格納される(図1の(6))。このようにし て、イベントカウンタ48の値が0になるまでDMA転 送が繰り返し行われ、転送元のすべてのデータが転送先 にDMA転送される。このようなDMA転送における最 初のDMA転送時のバスの様子は以下に示すようにな る。

[0021]

30

動作 Read Read Write

設定で複数のデータのDMA転送を可能とする。転送 (セーブ) したいデータが入っているレジスタ群2のアドレスは転送元アドレス格納レジスタ8に設定する。転送元アドレス格納レジスタ8は、10または20など必要数を用意する。転送元アドレス設定レジスタ46には、転送元アドレス格納レジスタ(Regl)8のテドレスを設定する。イベントカウンタ48には、DMA転送回数(転送元レジスタ数)をセットする。

【0024】DMAの起動がかかると、CPUHALT 信号が CPU1に出力され、アドレスバス5、データバス6が CPU1から切り離される。 転送元アドレス設定レジス タ8の値はカウンタ9にもセットされる。カウンタ9は プログラムカウンタの動作を行い、転送元アドレス設定 レジスタ46で設定したアドレスの転送元アドレス格納 レジスタ (Regi) 8 にセットされているデータをDMA アドレスとしてアドレスバス7に出力する。このアドレ スによりレジスタ群のデータが転送先アドレス設定レジ スタ47によって設定されたメモリ3内のアドレスにD MA転送される。転送が終了するとイベントカウンタ4 8は1つディクリメントし、カウンタ9の値は1つイン クリメントする。転送先アドレス設定レジスタ47の値 は1つインクリメントする。カウンタ9の値がインクリ メントしたことにより、次の転送元アドレス格納レジス 夕(Reg2)8のデータがDMAアドレスとして出力され る。このアドレスによりレジスタ群2のデータがDMA

転送される。 転送が終了するとイベントカウンタ48の 値が1つディクリメントし、カウンタ9の値が1つイン クリメントする。このようにして、イベントカウンタ4 8の値が0になるまでDMA転送が繰り返される。この\* \*ようなDMA転送における最初のDMA転送時のバスの 様子は以下に示すようになる。

[0025]

カウンタ アドレスバス データバス Reg1 0002h

動作

データ (レジスタ2-1) 読み出し

転送先アドレス データ (レジスタ 2-1) 書き込み ※る。

この実施形態にあっては、先の実施形態と同様の効果が 得られる。また、カウンタ9が示す転送元アドレス格納 レジスタ8のデータがDMAアドレスとして出力される 10 1

ので、2サイクルでDMA転送が終了し、先の実施形態 に比べて転送時間をより一層短縮化することができる。 しかし、転送元アドレス格納レジスタ8へ設定できるア ドレス数は設計段階で決められたレジスタ数に制限され ることになる。

[0026]

【発明の効果】以上説明したように、この発明によれ ば、1つのDMAチャネル、ならびに1度のDMA転送 起動により複数のデータをDMA転送することができ る。これにより、構成の小型化及び転送時間の短縮化を 20 達成することが可能となる。

【図面の簡単な説明】

【図1】この発明の一実施形態に係るDMA回路を含む DMA転送に係わる構成を示す図である。

【図2】この発明の他の実施形態に係るDMA回路を含 むDMA転送に係わる構成を示す図である。


【図3】従来のDMA転送に係わる構成を示す図であ ※

【符号の説明】

- CPU
- 2 レジスタ群
- 3 メモリ
- DMAブロック 4
- 5 アドレスバス
- 6 データバス
- 8 転送元アドレス格納レジスタ
- 9 カウンタ
- 41 DMA設定レジスタ
- 42 アドレスカウンタ
- 43 データアドレス変換回路
- 44 テンポラリレジスタ
- 45 タイミング生成回路
- 46 転送元アドレス設定レジスタ
- 47 転送先アドレス設定レジスタ
- 48 イベントカウンタ
- 49 DMAコントロールレジスタ

【図1】

【図2】



【図3】

